上海:021-51875830 北京:010-51292078
南京:4008699035 西安:029-86699670
武汉:027-50767718 成都:4008699035
深圳:4008699035 广州:4008699035

课程表 联系我 在线聊 报名 付款 我们 QQ聊 切换宽屏
嵌入式OS--4G手机操作系统
嵌入式硬件设计
Altium Designer Layout高速硬件设计
开发语言/数据库/软硬件测试
芯片设计/大规模集成电路VLSI
其他类
 
      数字IC前端设计高级培训班
   入学要求

        学员学习本课程应具备下列基础知识:
        ◆ 电路系统的基本概念。

   班级规模及环境--热线:4008699035 手机:15921673576( 微信同号)
       坚持小班授课,为保证培训效果,增加互动环节,每期人数限3到5人。
   上课时间和地点
上课地点:【上海】:同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】:电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】:北京中山学院/福鑫大楼 【南京分部】:金港大厦(和燕路) 【武汉分部】:佳源大厦(高新二路) 【成都分部】:领馆区1号(中和大道) 【沈阳分部】:沈阳理工大学/六宅臻品 【郑州分部】:郑州大学/锦华大厦 【石家庄分部】:河北科技大学/瑞景大厦 【广州分部】:广粮大厦 【西安分部】:协同大厦
最近开课时间(周末班/连续班/晚班)
数字IC前端设计高级培训班:2023年11月13日..(欢迎您垂询,视教育质量为生命!)
   实验设备
     ☆资深工程师授课

        ◆外地学员:代理安排食宿(需提前预定)
        ☆注重质量
        ☆边讲边练

        ☆合格学员免费推荐工作

        
        专注高端培训17年,曙海提供的课程得到本行业的广泛认可,学员的能力
        得到大家的认同,受到用人单位的广泛赞誉。

        ★实验设备请点击这儿查看★
   最新优惠
       ◆在读学生凭学生证,可优惠500元。
   质量保障

        1、培训过程中,如有部分内容理解不透或消化不好,可免费在以后培训班中重听;
        2、培训结束后免费提供半年的技术支持,充分保证培训后出效果;
        3、培训合格学员可享受免费推荐就业机会。

        数字IC前端设计高级培训班
课程说明
本课程讲授基于Synopsys EDA tools构成的ASIC/SOC数字电路前端开发流程,授课内容包括电路开发前期的系统定义、功能划分、RTL代码编写技巧、验证平台TestBench编写技巧、电路仿真技巧、ASIC综合技术、ASIC静态时序分析技术、DFT设计等。学员通过运用数字逻辑、硬件描述语言完成一个中等规模的专题项目设计,在课程过程中掌握数字集成电路的coding、仿真、综合、静态时序分析、可测性设计、一致性验证等一系列数字电路前端流程中的设计技巧,最终使学员达到能独立完成中等规模电路模块的前端设计水平。
?
一、部分预备知识回顾
重点回忆预备课程内容,讲解设计流程,Verilog基础知识以及仿真基本知识,UNIX基础知识,设计database的管理。
二、ASIC综合技术
??? 重点讲解数字电路设计的综合技术的基本概念,综合流程和工程经验,使学员掌握基于synopsys DC的综合技巧。
内容包括:?
综合机理的分析;组合电路和时序电路实现规则和实例分析;基于tcl综合的流程,优化处理和调试技术;综合处理与后端流程的联系;可综合代码技术;需深入研究的内容;LPC 接口模块综合实验
三、ASIC DFT技术
??? 介绍可测试设计技术,使学员掌握基于Synopsys DFT 的可测性电路设计方法
内容包括:
背景分析;组合电路和时序电路的测试;可测试设计;需深入研究的内容;DFT compile 使用(基于TCL的可测试性设计流程);LPC接口模块DFT实验
四、ASIC 静态时序分析技术
??? 介绍静态时序分析技术;使学员掌握基于Synopsysy PrimeTime的静态时序分析技术。
内容包括:
背景分析;电路时序分析的基础内容;工具的使用;静态时序分析模式选择;注意事项及需深入研究的内容;LPC接口模块实验
五、一致性验证(Formal)技术介绍(2学时)
??? 介绍一致性验证技术,使学员了解基于Synopsys Formality 的一致性验证方法
内容包括:
背景分析;工具的使用介绍
六、设计项目
?
使用的EDA工具
Unix操作系统;vi/vim:verilog输入;SCCS/CVS 版本管理工具
Cadence ncverilog:仿真工具;Simvision/nWave/signalscan 波形工具
synopsys dc:综合工具;synopsys dft:可测试性设计工具
synopsys pt:静态时序分析工具;synopsys formality一致性校验工具
?
项目实践:
本课程专题实验是构造一个8位CPU(8051)的外部Cache控制器,用于实现CPU通过LPC协议(Intel的一种主板总线协议)访问外部LPC FW Hub(Burst访问)的执行程序。本项目包括CPU core接口模块,控制状态寄存器模块,two-way组相联的cache控制模块,SRAM控制模块,LPC 接口模块。学员可以从中学习如何从IP,标准接口spec和Cache算法入手,进行项目的Architecture设计,完成模块划分,设计spec和RTL代码,建立仿真计划和仿真环境,完成整个项目的功能仿真到综合、STA,以及一致性验证,实现一个较完整的SOC设计流程。设计规模在万门级。在0.25um工艺库下,频率不小于100MHz。
?
?
培训目标
帮助学员熟悉并掌握典型数字ASIC/SOC芯片前端开发流程和设计技巧,以及相关设计软件的使用,课程结束后学员可积累相当于1年左右的实际工作经验,能够独立完成ASIC/SOC中等模块的前端设计。
?
报名要求:有数字电路设计和硬件描述语言的基础或自学过相关课程。